16 Ноября 2015
Автор и должность
Аркадий Медведев, начальник отдела
Отдел
отдел научных разработок
Издание
Вектор Высоких Технологий № 6(19) 2015
Посмотреть в формате pdf

Вся история авионики, как и всей электроники — это стремление к уменьшению размеров, увеличению быстродействия и надежности в экстремальных условиях эксплуатации. Этим тенденциям конструкции технических средств авионики будут следовать постоянно. Каковы темпы роста плотности межсоединений? Гордон Мур (Gordon Moore), один из основателей компании Intel, установил, что плотность логических элементов микросхем удваивается каждые полтора года. На основании этой закономерности в 1965 году, когда плотность составляла 50 компонентов на кристалле, он предрекал, что в 1975 году она составит 65 тыс. компонентов на кристалле, что и произошло. Эта тенденция действует до сих пор и стала называться Законом Мура.

Вслед за этим многолетняя статистика говорит о том, что вместе с повышением плотности активных элементов на кристалле увеличивается количество выводов корпуса микросхем на 40 % в год. Казалось бы, с увеличением интеграции микросхем количество внешних межсоединений и, соответственно, выводов должно уменьшаться. Однако выведенное давным-давно инженером фирмы IBM правило Рента до сих пор справедливо для развивающейся элементной базы:

n = k·Np,

где n — количество выводов микросхемы, k — среднее число межсоединений, приходящихся на один логический элемент микросхемы (k = 3...4), N — количество логических элементов, R — соотношение Рента (например, для процессоров R = 0,5...0,74).

Растущие конструктивно-технологические требования к печатному монтажу особенно четко установились в области вычислительной техники и систем управления. Это связано с тем, что увеличение производительности наряду с увеличением быстродействия элементной базы находится в непосредственной зависимости от возможностей сокращения длины связей между логическими элементами, так называемой конструктивной задержки передаваемого сигнала. Достаточно сопоставить значение времени переключения логических элементов, не превышающее в современных ИС, СИС и БИС единиц наносекунд, со временем распространения сигнала в печатных линиях связи, составляющем 6-7 нс/м, чтобы показать, что главной составляющей временных задержек в электронных устройствах современного и перспективного типов являются задержки сигналов в линиях связи. Отсюда следует, что повышение быстродействия логических элементов должно сопровождаться максимально возможным снижением задержек в межсоединениях, т.е. сокращением их длины. Это достигается повышением степени интеграции логических элементов, более плотной компоновкой микросхем на платах за счет увеличения плотности межсоединений и сокращения длин линий связи.

Оценка плотности межсоединений

Число межсоединений определяется суммарным числом выводов всех микросхем, устанавливаемых на печатную плату:

Nc = t·Nt,

где Nc — число межсоединений; t — коэффициент разветвления соединений, лежащий, в зависимости от типа ПП, в пределах 1...4; Nt — суммарное число выводов всех микросхем.

Суммарная длина соединений в печатных платах определяется числом межсоединений и средней длиной одного соединения:

Lc = Nc·lc= N·t·i·⅔ √s,

где Lc — суммарная длина межсоединений печатной платы; lc — средняя длина одного соединения (статистические исследования показывают, что при произвольном размещении микросхем на плате средняя длина одного соединения определяется размером платы lc ≈ i·⅔ √s ); s — площадь печатной платы; i — коэффициент использования монтажного поля платы выводами микросхем.

Существует также ряд эмпирических уравнений для вычисления общей длины межсоединений. Наиболее простое было получено доктором Д. Серафимом [2]:

Lc = 2,25NtP,

где P — шаг установки микросхем на плате.

Отношение к площади платы S суммарного числа выводов микросхем Nt и суммарной длины соединений Lc в ней будем называть, соответственно, плотностью монтажа ρm и плотностью соединений ρc:

ρm = Nt/S ; (1)

ρс = , (2)

Используя (1) и (2), получаем соотношение между плотностями соединений и монтажа:

ρс = ⅔ √S∙i∙t∙ρм,

Таким образом, увеличение плотности размещения монтажных элементов и линейных размеров плат требует пропорционального увеличения плотности соединений. С другой стороны, плотность соединений определяется плотностью трассировки, т.е. числом проводников, прокладываемых между отверстиями РИС 1 и коэффициентом использования трасс, а в МПП — ещё и числом сигнальных слоёв mc:

ρс = (nmp+1)qmc/T ,

где nmp — число проводников между отверстиями; T — шаг сквозных отверстий, между которыми трассируются проводники; q — коэффициент использования трассировочного пространства.

Коэффициент использования трассировочного пространства принимает значения в пределах 0<q<1 в зависимости от степени взаимной независимости направлений трассировки соединений. Значения q приближаются к единице с увеличением числа переходных отверстий, создающих возможность обхода пересечений трасс.

Существуют четыре пути повышения плотности межсоединений и монтажа компонентов на печатных платах:

  1. Уменьшение размера отверстий и контактных площадок для расширения трассировочного пространства.
  2. Увеличение количества трасс между отверстиями за счет уменьшения ширины проводников и зазоров (уменьшения шага трасс проводников).
  3. Введение многоуровневых межсоединений: отказ от сквозных отверстий в пользу глухих и слепых межслойных переходов.
  4. Увеличение количества слоёв.

Влияние контактных площадок на площадь трассировки

Основным препятствием для увеличения плотности межсоединений являются контактные площадки большого диаметра, т. к. они уменьшают трассировочное пространство между отверстиями. Контактные площадки являются мишенью для сверления отверстий. Чем больше погрешности пространственного совмещения элементов межсоединений, тем вынуждено больше размер контактных площадок для обеспечения уверенного в них попадания. Поэтому назначение контактных площадок вокруг просверленных отверстий состоит в том, чтобы компенсировать любые возможные смещения элементов межсоединений в слоях относительно друг друга, а также не допустить попадания отверстия за пределы контактной площадки. Такие несовпадения в основном вызываются размерной нестабильностью базового материала и смещением основания на различных этапах производства печатных плат.

Поэтому считается, что надежное соединение обеспечивается лишь при наличии гарантированного пояска охвата отверстия контактной площадкой. Его минимальные размеры обычно принимаются равными толщине фольги. Расчет минимального размера контактных площадок производят из условий обеспечения минимальной ширины гарантированного пояска охвата с учетом всех неизбежных погрешностей производства. Грубый расчет размера контактных площадок выполняют по формуле РИС 2:

Jmin = M + 2G + T ,

где Jmin — минимальный размер контактной площадки; M — диаметр сверления; G — минимальная ширина пояска охвата металлизированного отверстия контактной площадкой; T — погрешности технологического характера.

Некоторый выигрыш в уменьшении размера контактной площадки и в соответствующем увеличении трассировочного пространства можно получить за счет удлинения её формы в сторону подхода проводника к контактной площадке как показано на РИС 3.

В этом случае практически не изменяется трассировочная способность, но существенно расширяется допуск на смещение переходного отверстия.

Двукратное уменьшение диаметра контактной площадки дает трехкратный выигрыш в плотности разводки, что на практике позволяет избавиться минимум от половины сигнальных слоев и, вследствие этого, от половины слоев земли и питания ПП. При этом существует прямая зависимость между минимальным диаметром площадки и относительной размерной стабильностью базового материала: использование стеклотекстолита с относительным смещением 0,02 % вместо 0,05 % позволяет уменьшить проектные нормы для расчета контактной площадки с 0,25 мм до 0,1 мм РИС 4.

Уменьшение ширины проводников и зазоров

Очевидно, что уменьшение ширины проводников и зазоров позволяет увеличить количество трасс на каждом слое платы. Но все же уменьшать ширину проводников бесконечно — невозможно. Такое уменьшение ограничено токонесущими свойствами и омическим сопротивлением проводников. Омическое сопротивление в ещё бóльшей мере сказывается на работоспособности схем, когда они имеют большую длину трасс, что для плат не редкость. Существуют и технологические ограничения на ширину проводников, связанные непосредственно с производственным процессом. Выход готовой продукции резко падает, если требования к производственным процессам не укладываются в рамки нормальных допусков, определяемых применяемым оборудованием, материалами и параметрами климатической зоны производственных помещений. Имеются ограничения и на уменьшение расстояний между проводниками (изоляционные зазоры).

Тем не менее, если удалось достичь уменьшения ширины проводников с учетом описанных ограничений, это позволит эффективно влиять на плотность межсоединений и снижение себестоимости производства печатных плат.

Увеличение числа проводящих слоев

Это самое простое решение: когда не хватает места на существующих слоях для размещения всех необходимых межсоединений, добавляют ещё один слой. Такой подход широко применялся в прошлом. Но когда эффективность затрат на изготовление подложек стала иметь огромное значение, потребовался тщательный анализ проекта для минимизации числа слоев, ведь с каждым дополнительным слоем существенно растут затраты на изготовление платы. Тем более, что любое увеличение количества слоев сигнальной разводки в платах, работающих на высоких (> 1 ГГц) частотах, удвоит общее число слоев из-за необходимости использования экранных слоев (слоев заземления или слоев питания) между слоями сигнальной разводки.

Использование многоуровневых соединений

Ради увеличения трассировочного пространства и мобильности трехмерной разводки проводников проектировщики и производители идут на значительные усложнения технологий, чтобы выполнять в многослойных структурах глухие и скрытые отверстия РИС 5.

Традиционные технологии многослойных печатных плат, металлизация сквозных отверстий не способны к монтажу микросхем с матричными выводами с шагом менее 1,0 мм. Но уже созданы корпуса микросхем типа CSP с шагом матричных выводов 0,508 мм (0,020 дюйма) и 0,254 мм (0,010 дюйма). Для монтажа таких компонентов к МПП добавляют специальные слои с глухими металлизированными отверстиями, на которых реализуется разводка цепей из-под микрокорпусов или из-под бескорпусных кристаллов микросхем РИС 6.

Эти тонкие дополнительные специализированные слои напрессовываются на МПП, после чего в них выполняются глухие металлизированные отверстия. Эта технология подразумевает сочетание методов металлизации сквозных отверстий и послойного наращивания. Значит, ему можно присвоить длинное название: «МПП с послойным наращиванием внешних слоев» или «МПП с глухими отверстиями», пока не установится более лаконичное наименование.

Размеры элементов межсоединений в послойном наращивании доведены до предельно возможных: отверстий — до 0,1 мм, контактных площадок — до диаметра 0,3 мм. Для формирования таких отверстий используется лазер, а для рисунка проводников — прямая экспозиция фоторезиста с матричным формированием изображений.

Наибольший эффект дает использование глухих заполненных отверстий для формирования монтажного поля под матричную систему шариковых выводов, используемых в корпусах компонентов типа BGA. При невозможности изготовления плат с глухими заполненными отверстиями необходимо конструировать монтажное поле так, чтобы предотвратить утечку припоя в сквозные отверстия РИС 7.

Если для перехода на внутренний слой используется глухое отверстие, заполненное медью РИС 8, функции перехода и монтажной площадки совмещаются.

Проведенные расчеты [1, 3] показывают, что при использовании традиционных технологий плотность монтажного поля составляет 170 элементов на кв. см., в то время как новая технология, построенная на принципах послойного наращивания с глухими отверстиями, заполненными металлом, позволяет разместить на одном кв. см 400 монтажных элементов, т.е. в 2,3 раза больше.

Заключение

Основным препятствием для увеличения плотности трассировки являются контактные площадки большого диаметра вокруг металлизированных отверстий. Они уменьшают возможности трассировки печатных плат. Хороший прирост плотности межсоединений дает уменьшение шага трасс проводников, но связанное с этим уменьшение ширины проводников имеет ограничение из-за увеличения их омического сопротивления, сказываясь на согласовании линий связи. Увеличение количества слоев — наиболее простой и одновременно самый дорогой способ увеличения трассировочного пространства платы.

Использование многоуровневых переходов в конструкциях послойного наращивания с глухими отверстиями дает отличные результаты, но требует серьезных инвестиций в производство, поэтому имеет смысл только после того, как все остальные пути увеличения плотности межсоединений достигли своего технологического предела. Уменьшение размера контактных площадок на данный момент наиболее эффективный способ для увеличения плотности межсоединений в многослойных печатных платах.


СПИСОК ЛИТЕРАТУРЫ

  1. Миронова Ж.А., Шахнов В.А., Гриднев В.Н. Высокоплотная компоновка проводящего рисунка многослойных коммутационных плат // Вестник Московского государственного технического университета им. Н.Э. Баумана. Серия: Приборостроение. 2014. № 6 (99). С. 61-70.
  2. Медведев А. Электронные компоненты и монтажные подложки. Постоянная интеграция // Компоненты и технологии. — 2006. — № 12.
  3. Мылов Г.В., Дрожжин И.В. Полезная модель № 144226 «Многослойная печатная плата». Роспатент, 2014.